100Gb/s QSFP28 ZR4 BIDI 80km 트랜시버

100Gb/s QSFP28 ZR4 BIDI 단일 광섬유 80km 송수신기

 

RQ-100GBD80-A/RQ-100GBD80-B

 

 

FIBERWDM' RQ-100GBD80-A/RQ-100GBD80-B 는 100G 80km 단일 광섬유 광통신 애플리케이션용으로 설계되었습니다. 이 모듈에는 4레인 광 송신기, 4레인 광 수신기 및 2선 직렬 인터페이스를 포함한 모듈 관리 블록이 포함되어 있습니다. 광 신호는 산업 표준 LC 커넥터를 통해 단일 모드 광섬유로 다중화됩니다. 블록 다이어그램은 그림 1에 나와 있습니다.

 

 

전기적 특성

 

달리 명시하지 않는 한 권장 작동 환경에 대해 다음과 같은 전기적 특성이 정의됩니다.

 

 

 

광학적 특성

 

별도로 지정하지 않는 한 권장 작동 환경에 대해 다음과 같은 광학 특성이 정의됩니다.

 

 

노트:

1.  25.78125Gbps에서 측정됨, ER=8.2dB, BER=<1E-12, PRBS=2³¹-1 NRZ

2.  28.05Gbps에서 측정됨, ER=8.2dB, BER=<1E-12, PRBS=231-1 NRZ

3.  25.78125Gbps에서 측정됨, ER=8.2dB, BER=<5E-5, PRBS=2³¹-1 NRZ

4.  28.05Gbps에서 측정됨, ER=8.2dB, BER=<5E-5, PRBS=231-1 NRZ

 

 

디지털 진단 기능

 

달리 명시되지 않는 한, 다음 디지털 진단 특성은 정상 작동 조건에 대해 정의됩니다.

 

 

 

절대 최대 등급

 

It has to be noted that the operation in excess of any individual absolute maximum ratings might cause permanent damage to this module. 

 

 

 

Recommended Operating Conditions

 

 

Notes:

1. Depending on actual fiber loss/km (link distance specified is for fiber insertion loss of 0.35dB/km)

 

 

ModSeIL

The ModSelL is an input pin. When held low by the host, the module responds to 2-wire serial communication commands. The ModSelL allows the use of multiple modules on a single 2-wire interface bus. When the ModSelL is "High", the module shall not respond to or acknowledge any 2-wire interface communication from the host. ModSelL signal input node shall be biased to the "High" state in the module.

In order to avoid conflicts, the host system shall not attempt 2-wire interface communications within the ModSelL de-assert time after any modules are deselected. Similarly, the host shall wait at least for the period of the ModSelL assert time before communicating with the newly selected module. The assertion and de-asserting periods of different modules may overlap as long as the above timing requirements are met.

 

ResetL:

The ResetL pin shall be pulled to Vcc in the module. A low level on the ResetL pin for longer than the minimum pulse length (t_Reset_init) initiates a complete module reset, returning all user module settings to their default state. Module Reset Assert Time (t_init) starts on the rising edge after the low level on the ResetL pin is released. During the execution of a reset (t_init) the host shall disregard all status bits until the module indicates a completion of the reset interrupt. The module indicates this by asserting "low" an IntL signal with the Data Not_Ready bit negated. Note that on power up (including hot insertion) the module should post this completion of reset interrupt without requiring a reset.

 

LPMode:

LPMode: The LPMode pin shall be pulled up to Vcc in the module. The pin is a hardware control used to put modules into a low power mode when high. By using the LPMode pin and a combination of the Power override, Power_set and High_Power_Class_Enable software control bits (Address A0h, byte 93 bits 0,1,2).

 

ModPrsL:

ModPrsL is pulled up to Vcc_Host on the host board and grounded in the module. The ModPrsL is asserted "Low" when inserted and deasserted "High" when the module is physically absent from the host connector.

 

IntL:

IntL은 출력 핀입니다. IntL이 "낮음"이면 모듈 작동 오류가 발생할 수 있거나 호스트 시스템에 중요한 상태를 나타냅니다. 호스트는 2선 직렬 인터페이스를 사용하여 인터럽트 소스를 식별합니다. IntL 핀은 오픈 컬렉터 출력이며 호스트 보드의 호스트 공급 전압으로 연결됩니다. INTL 핀은 리셋 완료 후 바이트 2 비트 0(데이터 준비 안 됨)이 '0' 값으로 판독되고 플래그 필드가 판독될 때 "하이"로 표시되지 않습니다.

 

핀 할당 및 핀 설명

 

 

 

그림1. 호스트 보드 커넥터 블록 핀 번호 및 이름 다이어그램 

 

 

 

노트:

1. GND는 QSFP28 모듈에 공통되는 신호 및 공급(전원)에 대한 기호입니다. 모두는 QSFP28 모듈 내에서 공통이며, 달리 명시하지 않는 한 모든 모듈 전압은 이 전위를 기준으로 합니다. 이를 호스트 보드 신호 공통 접지면에 직접 연결하십시오.

2. VccRx, Vcc1 및 VccTx는 수신 및 송신 전원 공급 장치이며 동시에 적용되어야 합니다. 권장되는 호스트 보드 전원 공급 장치 필터링은 다음과 같습니다. Vcc Rx, Vcc1 및 Vcc Tx는 QSFP28 트랜시버 모듈 내에서 어떤 조합으로든 내부적으로 연결될 수 있습니다. 커넥터 핀의 정격은 각각 최대 1000mA입니다.

 

 

기계적 치수

 

그림2. 기계적 개요 

 

주문정보